台湾专利TW201320042A 移位暫存器電路

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
一種移位暫存器電路，該移位暫存器電路具有邏輯電路，該邏輯電路在控制電晶體的臨界電壓的同時，能夠根據輸入信號輸出信號，而只使背閘極電極的電位變動且不使閘極電極的電位變動。在移位暫存器電路中，包括：具有同一導電型的第一電晶體及第二電晶體的邏輯電路，第一電晶體的第一閘極電極與第一電晶體的源極電極或汲極電極連接，對第一電晶體的第二閘極電極供應輸入信號，對第二電晶體的閘極電極供應時脈信號，以及，第一閘極電極及閘極電極形成自同一層。
公开号:TW201320042A
申请号:TW101135572
申请日:2012-09-27
公开日:2013-05-16
发明作者:Atsushi Hirose
申请人:Semiconductor Energy Lab；
IPC主号:G11C19-00

专利说明:
移位暫存器電路
本發明係關於一種移位暫存器電路。進一步，本發明係關於一種具有形成在與像素部同一基板上的移位暫存器電路的顯示裝置。更進一步，本發明係關於一種具備該顯示裝置的電子裝置。
液晶電視等的顯示裝置為了被更普及的使用，而期待以更低的成本來製造，如此的研究開發已正在進行。尤其是，對使用薄膜電晶體(TFT)在與像素部同一基板上形成掃描線驅動電路等的驅動電路的技術積極地進行研究開發。
作為可用於在像素部同一基板上的驅動電路結構，有組合同一導電型(單極性)的電晶體的電路結構(例如，參照專利文獻1)。
[專利文獻1]日本專利申請公開第2005-164802號公報
在由單極性電晶體構成的驅動電路中，由於與組合不同導電型的電晶體構成驅動電路的情況相比可以減少電晶體的製程中的摻雜製程等，所以可以降低製造成本。
此外，當組合不同導電型的電晶體構成驅動電路時，由於p通道型電晶體與n通道型電晶體的遷移率不同，所以需要使佈局不同，其結果是有佈局面積的增大的問題。由此，藉由使用遷移率相同的單極性電晶體構成驅動電路，可以減小佈局面積。
另一方面，在使用同一導電型的電晶體構成驅動電路中，起因於電晶體的臨界電壓的變動，耗盡型(也稱為常導通)電晶體及增強型(也稱為常截止)電晶體混在一起的問題明顯化。因常導通的電晶體混在一起導致電路內貫通電流增加，而耗電量增大。因此，需要追加抑制電晶體的臨界電壓的漂移的結構。
為了控制臨界電壓，採用具有如下結構的電晶體是有效的：在具有閘極電極(第一閘極電極)的電晶體的結構中追加背閘極電極(第二閘極電極)，藉由變動背閘極電極的電位，能夠切換常導通及常截止。然而，在變動背閘極電極的電位的狀態下也對閘極電極輸入信號的結構成為變動閘極電極和背閘極電極的兩者的電位的結構，因變動閘極電極及背閘極電極的兩者的電位而導致耗電量的增加。
鑒於上述問題，本發明的一實施例的目的之一是提供一種移位暫存器電路，該移位暫存器電路具有邏輯電路，該邏輯電路在控制電晶體的臨界電壓的同時，能夠根據輸入信號輸出信號，而只使背閘極電極的電位變動且不使閘極電極的電位變動。
本發明的一實施例是一種移位暫存器電路，包括：具有同一導電型的第一電晶體及第二電晶體的邏輯電路，其中，第一電晶體的第一閘極電極與第一電晶體的源極電極或汲極電極連接，對第一電晶體的第二閘極電極供應輸入信號，對第二電晶體的閘極電極供應時脈信號，並且，第一閘極電極及閘極電極是同一層。
本發明的一實施例是一種移位暫存器電路，包括：具有同一導電型的第一電晶體及第二電晶體的邏輯電路，其中，第一電晶體的第一閘極電極與第一電晶體的源極電極或汲極電極電連接，第一電晶體的第二閘極電極與輸入信號被供應的佈線電連接，第二電晶體的閘極電極與時脈信號被供應的佈線電連接，並且，第一閘極電極設置在與閘極電極同一層上。
本發明的一實施例是一種移位暫存器電路，包括：具有同一導電型的第一電晶體及第二電晶體的邏輯電路，其中，第一電晶體具有第一閘極電極、第一閘極電極上的第一半導體膜及第一半導體膜上的第二閘極電極，第一閘極電極設置為與第一電晶體的源極電極或汲極電極電連接，第一電晶體的第二閘極電極與輸入信號被供應的佈線電連接，第二電晶體具有閘極電極及閘極電極上的第二半導體膜，第二電晶體的閘極電極與時脈信號被供應的佈線電連接，並且，第一閘極電極設置在與閘極電極同一層上。
本發明的一實施例是一種移位暫存器電路，包括：具有同一導電型的第一電晶體及第二電晶體的邏輯電路，其中，第一電晶體具有第一閘極電極、第一閘極電極上的閘極絕緣膜、閘極絕緣膜上的第一半導體膜、第一半導體膜上的源極電極及汲極電極、源極電極及汲極電極上的層間絕緣膜以及層間絕緣膜上的第二閘極電極，第一閘極電極設置為與源極電極或汲極電極電連接，第一電晶體的第二閘極電極與輸入信號被供應的佈線電連接，第二電晶體具有閘極電極、閘極電極上的閘極絕緣膜及閘極絕緣膜上的第二半導體膜，第二電晶體的閘極電極與時脈信號被供應的佈線電連接，並且，第一閘極電極設置在與閘極電極同一層上。
在本發明的一實施例的移位暫存器電路中，較佳的是閘極絕緣膜的厚度小於層間絕緣膜的厚度。
在本發明的一實施例的移位暫存器電路中，較佳的是第一半導體膜及第二半導體膜設置在同一層上。
在本發明的一實施例的移位暫存器電路中，較佳的是第一電晶體及第二電晶體是n通道型電晶體。
根據本發明的一實施例，可以提供一種移位暫存器電路，該移位暫存器電路具有邏輯電路，該邏輯電路在控制電晶體的臨界電壓的同時，能夠根據輸入信號輸出信號，而只使背閘極電極的電位變動且不使閘極電極的電位變動。
下面，將參照圖式說明本發明的實施方式。但是，本發明可以以多個不同形式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限於本實施方式所記載的內容中。此外，在以下說明的本發明的結構中，表示相同目標的元件符號在不同的圖式中共同使用。
另外，有時為了明確起見，誇大表示各實施方式的圖式等所示的各結構的尺寸、層的厚度或區域。因此，尺寸並不必限於圖式中的尺寸。
另外，本說明書中使用如第一、第二、第三至第N(N為2以上的自然數)這樣的用語是為了避免構成要素的混淆，而不是在數量上加以限定。實施例1
首先，說明具有構成移位暫存器電路的第一電晶體及第二電晶體的邏輯電路的電路結構。
圖1A所示的邏輯電路10具有第一電晶體11及第二電晶體12。
另外，在本實施例中，在第一電晶體11及第二電晶體12都是n通道型電晶體的條件下進行說明。第一電晶體11及第二電晶體12也可以是p通道型電晶體。
著眼於第一電晶體11，用簡稱g1、s、d及g2分別表示第一閘極電極、源極電極、汲極電極及第二閘極電極，如圖1A所示可以表示第一電晶體11。第一電晶體11的第一閘極電極與第一電晶體11的源極電極連接。第一電晶體11的第二閘極電極與佈線13連接。第一電晶體11的汲極電極與佈線16連接。
著眼於第二電晶體12，用簡稱g、s及d分別表示閘極電極、源極電極及汲極電極，如圖1A所示可以表示第二電晶體12。第二電晶體12的閘極電極與佈線14連接。第二電晶體12的汲極電極與第一電晶體11的源極電極及佈線15連接。第二電晶體12的源極電極與佈線17連接。
另外，因為源極電極和汲極電極根據電晶體的結構或工作條件等而更換，所以有時很難限定哪個是源極電極哪個是汲極電極。因此，有時源極電極及汲極電極分別表示為第一電極、第二電極。
另外，佈線16是高電源電位VDD被供應的佈線。佈線17是低電源電位VSS被供應的佈線。佈線13是輸入信號IN被供應的佈線。佈線14是時脈信號CLK被供應的佈線。佈線15是輸出信號OUT被供應的佈線。
另外，供應到佈線13的輸入信號IN例如是移位暫存器電路中的起始脈衝或從前一級的電路輸出的信號。此外，供應到佈線14的時脈信號CLK例如是由時脈信號產生電路等產生的具有一定的工作比的信號。
在圖1B中示出第一電晶體11的汲極電流Id及施加到閘極與源極之間的電壓(閘極與源極間的電壓Vgs)的關係的圖表。常導通的電晶體取得圖1B中的曲線21的關係。另一方面，常截止的電晶體取得圖1B中的曲線22的關係。
如上所述邏輯電路10具有使第一電晶體11的第一閘極電極與源極電極連接的結構。因此，施加到閘極與源極之間的電壓(閘極與源極間的電壓Vgs)成為0。
另一方面，當切換第一電晶體11的常導通及常截止時，可以調整第二閘極電極的電位來控制該切換。換言之，藉由使第二閘極電極的電位向正一側漂移，可以使第一電晶體11切換為常導通，而藉由使第二閘極電極的電位向負一側漂移，可以使第一電晶體11切換為常截止。藉由調整第二閘極電極的電位切換常導通及常截止，可以調整Vgs為0時的汲極電流Id的大小。
因此，利用第二閘極電極的電位的輸入信號可以控制流過在第一電晶體11中的電流，而不從外部變動第一閘極電極的電位。從而，在本實施例的結構中可以降低與不變動第一閘極電極的電位相應的耗電量。
另外，作為第一電晶體11的剖面結構，例如可舉出圖1C所示的結構。圖1C所示的第一電晶體11具有如下結構：在基板31上設置有第一閘極電極32，在第一閘極電極32上設置有閘極絕緣膜33，在閘極絕緣膜33上設置有半導體膜34，覆蓋半導體膜34的一部分設置有由導電膜而成的源極電極35A、汲極電極35B，覆蓋半導體膜34、源極電極35A及汲極電極35B設置有層間絕緣膜36，在層間絕緣膜36上設置有第二閘極電極37。
另外，在圖1C中，在半導體膜34是矽的情況下，也可以具有在半導體膜34與源極電極35A及汲極電極35B之間形成添加有磷的雜質半導體膜的結構。此外，在半導體膜34與源極電極35A及汲極電極35B歐姆接觸的情況下，也可以不形成雜質半導體膜。
如上所述，在本實施例的結構中當切換常導通及常截止時，調整第二閘極電極的電位來控制該切換。假設當調整圖1C所示的第一閘極電極32的電位切換常導通及常截止時，該電位藉由圖1C所示的閘極絕緣膜33施加到半導體膜34的通道形成區。當不對半導體膜34的通道形成區充分施加電場時，不能充分切換常導通及常截止，而閘極絕緣膜33由於與其他區域(例如，像素區)的電晶體相同的結構形成，所以調整厚度是很困難的。因此，用來切換常導通及常截止的第一閘極電極32的電位變得較高。
在本實施例的結構中，常導通及常截止的切換調整圖1C所示的第二閘極電極37的電位來控制。當調整圖1C所示的第二閘極電極37的電位切換常導通及常截止時，該電位藉由圖1C所示的層間絕緣膜36施加到半導體膜34的通道形成區。當不對半導體膜34的通道形成區充分施加電場時，不能充分切換常導通及常截止，而層間絕緣膜36即使在其他區域(例如，像素區)中設置有電晶體也可以容易調整厚度。因此，當使第二閘極電極37的電位固定時，調整層間絕緣膜36的厚度，可以切換常導通及常截止。
因此，可以控制第一電晶體11的常導通及常截止的切換，而不增高第二閘極電極的電位。由此，在本實施例的結構中，可以減少與不增高第二閘極電極的電位相應的耗電量。
如上所述，根據本發明的一實施例，可以在進行電晶體的臨界電壓的控制的同時，根據輸入信號輸出信號，而只使第二閘極電極的電位變動且不使第一閘極電極的電位變動。從而，可以降低切換常導通及常截止的切換時的耗電量。
接著，參照圖2A至圖2D說明圖1A所示的具有第一電晶體及第二電晶體的邏輯電路的工作。在圖1A所示的邏輯電路中作為輸入端子有輸入信號IN被供應的佈線13、時脈信號CLK被供應的佈線14，作為輸出端子有輸出信號OUT被供應的佈線15。於是，在圖2A至圖2D中，關於輸入信號IN為H位準或L位準的情況以及時脈信號CLK為H位準或L位準的情況，將上述情況分成每個情況進行說明。
另外，在圖2A至圖2D中，將H位準的信號縮寫為“H”，而將L位準的信號縮寫為“L”。
另外，第一電晶體11及第二電晶體12較佳的是電流供應能力彼此不同的電晶體。明確而言，較佳的是第二電晶體12的電流供應能力大於第一電晶體11的電流供應能力。藉由使第一電晶體11的電流供應能力與第二電晶體12的電流供應能力不同，當第一電晶體11和第二電晶體12都成為導通狀態時可以使輸出信號OUT確定為L位準。
此外，為了使第一電晶體11及第二電晶體12的電流供應能力彼此不同，第一電晶體11的L/W比大於第二電晶體12的L/W比，即可。
首先，在圖2A中說明輸入信號IN為H位準而時脈信號CLK為L位準的情況。當輸入信號IN為H位準時，第一電晶體11的臨界電壓向負一側漂移，並且第一電晶體11成為常導通的電晶體而成為導通狀態(ON)。當時脈信號CLK為L位準時，第二電晶體12成為非導通狀態(OFF)。
藉由第一電晶體11成為導通狀態，第二電晶體12成為非導通狀態，輸出信號OUT成為基於高電源電位VDD的信號而成為H位準。
在圖2B中說明輸入信號IN為L位準而時脈信號CLK為H位準的情況。當輸入信號IN為L位準時，第一電晶體11的臨界電壓向正一側漂移，並且第一電晶體11成為常截止的電晶體而成為非導通狀態。當時脈信號CLK為H位準時，第二電晶體12成為導通狀態。
藉由第一電晶體11成為非導通狀態，第二電晶體12成為導通狀態，輸出信號OUT成為基於低電源電位VSS的信號而成為L位準。
在圖2C中說明輸入信號IN為H位準而時脈信號CLK為H位準的情況。當輸入信號IN為H位準時，第一電晶體11的臨界電壓向負一側漂移，並且第一電晶體11成為常導通的電晶體而成為導通狀態。當時脈信號CLK為H位準時，第二電晶體12成為導通狀態。
藉由第一電晶體11成為導通狀態，第二電晶體12成為導通狀態，輸出信號OUT根據第一電晶體11及第二電晶體12的電流供應能力決定，如上所述，成為基於低電源電位VSS的信號而成為L位準。
在圖2D中說明輸入信號IN為L位準而時脈信號CLK為L位準的情況。當輸入信號IN為L位準時，第一電晶體11的臨界電壓向正一側漂移，並且第一電晶體11成為常截止的電晶體而成為非導通狀態。當時脈信號CLK為L位準時，第二電晶體12成為非導通狀態。
藉由第一電晶體11成為非導通狀態，第二電晶體12成為非導通狀態，輸出輸出信號OUT的端子成為電浮動狀態。因此，輸出信號OUT成為保持前一期間的電位的信號(圖式中，用Z表示)。
如上所述，根據本發明的一實施例，可以提供一種邏輯電路，該邏輯電路在控制電晶體的臨界電壓的同時，能夠根據輸入信號IN輸出信號，只使第二閘極電極的電位變動且不使第一閘極電極的電位變動。從而，可以降低切換常導通及常截止的切換時的耗電量。
接著，參照圖3A及圖3B說明移位暫存器電路的結構，該移位暫存器電路由具備圖1A所示的具有第一電晶體及第二電晶體的邏輯電路的多級脈衝輸出電路構成。本實施例所示的移位暫存器電路由用作開關的電晶體及多個邏輯電路構成。
圖3A所示的移位暫存器電路100包括時脈信號CLK被供應的佈線101、反轉時脈信號CLKB被供應的佈線102、設置在多數級中的脈衝輸出電路103、輸入信號IN被供應的佈線104。
另外，圖3A的移位暫存器電路100由N級(N是2以上的自然數)脈衝輸出電路構成。由此，圖3A所示的移位暫存器電路100例如是輸出OUT1至OUTN列的脈衝信號的電路。
另外，圖3A所示的移位暫存器電路100也可以採用輸入用來切換掃描方向的掃描方向切換信號等的結構。此外，雖然在本實施例中示出使用時脈信號(CLK)、反轉時脈信號(CLKB)的兩相時脈信號進行驅動的例子，但是也可以採用藉由兩相之外的時脈信號的輸入來進行移位暫存器電路的驅動的結構。
當圖3A所示的移位暫存器電路設置在掃描線驅動電路中時，例如，成為緩衝電路等與脈衝輸出電路的各輸出端子連接的電路結構。此外，當圖3A所示的移位暫存器電路設置在信號線驅動電路中時，例如成為用來採樣影像信號的採樣開關、鎖存電路等與脈衝輸出電路的各輸出端子連接的結構。
另外，作為構成移位暫存器電路100的各電晶體的半導體膜，例如可以使用包含屬於元素週期表的第14族的半導體(矽等)的半導體膜。此時，半導體膜也可以是單晶半導體膜、多晶半導體膜、微晶半導體膜或非晶半導體膜。此外，作為電晶體的半導體膜也可以使用氧化物半導體。
接著，圖3B示出脈衝輸出電路103的結構。脈衝輸出電路103例如具有第一邏輯電路111、第二邏輯電路112、第三邏輯電路113、第四邏輯電路114、第一開關115、第二開關116及第三開關117。在圖3B所示的電路圖中以虛線表示的方塊是輸出一級脈衝信號的脈衝輸出電路103。
在圖3B中，第一邏輯電路111具有第一電晶體121及第二電晶體122。第二邏輯電路112具有第三電晶體123及第四電晶體124。第三邏輯電路113具有第五電晶體125及第六電晶體126。第四邏輯電路114具有第七電晶體127及第八電晶體128。
圖3B所示的第一邏輯電路111、第二邏輯電路112及第四邏輯電路114的連接關係與圖1A所說明的邏輯電路的連接關係相同。此外，第三邏輯電路113的連接關係的一部分與圖1A所說明的邏輯電路的連接關係不同。
明確而言，第一電晶體121的第一閘極電極與第一電晶體121的源極電極連接。第一電晶體121的第二閘極電極與輸入信號IN被供應的佈線連接。第一電晶體121的汲極電極與高電源電位VDD被供應的佈線連接。第二電晶體122的閘極電極與時脈信號CLK被供應的佈線連接。第二電晶體122的汲極電極與第一電晶體121的源極電極及第一開關115的第一端子連接。第二電晶體122的源極電極與低電源電位VSS被供應的佈線連接。
另外，第三電晶體123的第一閘極電極與第三電晶體123的源極電極連接。第三電晶體123的第二閘極電極與第一開關115的第二端子連接。第三電晶體123的汲極電極與高電源電位VDD被供應的佈線連接。第四電晶體124的閘極電極與反轉時脈信號CLKB被供應的佈線連接。第四電晶體124的汲極電極與第三電晶體123的源極電極、第二開關116的第一端子及第六電晶體126的閘極電極連接。第四電晶體124的源極電極與低電源電位VSS被供應的佈線連接。
另外，第五電晶體125的第一閘極電極與第五電晶體125的源極電極連接。第五電晶體125的第二閘極電極與第五電晶體125的汲極電極及高電位電源VDD被供應的佈線連接。第六電晶體126的汲極電極與第五電晶體125的源極電極及第三開關117的第一端子連接。第六電晶體126的源極電極與低電源電位VSS被供應的佈線連接。
另外，第七電晶體127的第一閘極電極與第七電晶體127的源極電極連接。第七電晶體127的第二閘極電極與第二開關116的第二端子連接。第七電晶體127的汲極電極與高電源電位VDD被供應的佈線連接。第八電晶體128的閘極電極與第三開關117的第二端子連接。第八電晶體128的汲極電極與第七電晶體127的源極電極及輸出信號OUT1被供應的佈線連接。第八電晶體128的源極電極與低電源電位VSS被供應的佈線連接。
另外，在圖3B中在用作第一開關115至第三開關117的電晶體是n通道型電晶體的條件下進行說明。明確而言，當時脈信號CLK為H位準時第二開關116及第三開關117成為導通狀態，當反轉時脈信號CLKB為H位準時第一開關115成為導通狀態。另一方面，當時脈信號CLK為L位準時第二開關116及第三開關117成為非導通狀態，當反轉時脈信號CLKB為L位準時第一開關115成為非導通狀態。
第一開關115的導通狀態或非導通狀態由反轉時脈信號CLKB被供應的佈線的電位控制。此外，第二開關116的導通狀態或非導通狀態由時脈信號CLK被供應的佈線的電位控制。另外，第三開關117的導通狀態或非導通狀態由時脈信號CLK被供應的佈線的電位控制。
在圖3B中第一邏輯電路111、第二邏輯電路112及第四邏輯電路114與圖1A所說明的邏輯電路相同。因此，可以提供一種移位暫存器電路，該移位暫存器電路具有邏輯電路，該邏輯電路在控制電晶體的臨界電壓的同時，能夠根據輸入信號IN輸出信號，而只使第二閘極電極的電位變動且不使第一閘極電極的電位變動。從而，可以降低切換常導通及常截止的切換時的耗電量。
接著，參照圖4A及圖4B說明圖3B的具備脈衝輸出電路的移位暫存器電路的工作。此外，圖4A示出對圖3B中的脈衝輸出電路的各節點附加符號的電路圖，圖4B示出移位暫存器電路的時序圖。
在圖4A中對各節點附加的圖式中的節點A相當於第一開關115的第一端子。節點B相當於第一開關115的第二端子。節點C相當於第二開關116的第一端子。節點D相當於第二開關116的第二端子。節點E相當於第三開關117的第一端子。節點F相當於第三開關117的第二端子。
如圖4B所示的時序圖，在時脈信號CLK及反轉時脈信號CLKB被供應的狀態下供應輸入信號IN，在節點A中使用第一邏輯電路111得到時序圖所示的除掉輸出信號IN的波形的前一半的形狀的波形的信號。在節點B中得到圖4B所示的波形的信號。在節點C中使用第二邏輯電路112得到時序圖所示的除掉節點B的信號的波形的前一半的形狀的波形的信號。在節點D中得到圖4B所示的波形的信號。在節點E中使用第三邏輯電路113得到節點C的信號反轉的形狀的時序圖所示的波形的信號。在節點F中得到圖4B所示的波形的信號。而且，輸出信號OUT1可以使用第四邏輯電路114得到從輸入信號IN的波形偏移時脈信號CLK的一波長的形狀的時序圖所示的波形的信號。注意，在節點D中得到的波形與輸出信號OUT1的波形相同，而可以省略第三邏輯電路113、第四邏輯電路114及第三開關117。
以上說明的本實施例的移位暫存器電路具有邏輯電路，該邏輯電路在控制電晶體的臨界電壓的同時，能夠根據輸入信號IN輸出信號，而只使第二閘極電極的電位變動且不使第一閘極電極的電位變動。從而，可以降低切換常導通及常截止的切換時的耗電量。
本實施例可以與其他實施例所記載的結構適當地組合而實施。實施例2
在本實施例中說明上述實施例所說明的移位暫存器電路的俯視圖及剖面圖，尤其是構成邏輯電路的第一電晶體及第二電晶體的俯視圖及剖面圖。此外，本實施例所說明的具備移位暫存器電路的顯示裝置可以應用於液晶顯示裝置。另外，也可以應用於具備有機EL等的發光元件的顯示裝置。此外，上述實施例所說明的移位暫存器電路可以應用於具備電泳元件的電子紙的驅動電路。另外，不侷限於顯示裝置的驅動電路，也可以應用於光感測器用驅動電路等的其他裝置。
圖5是上述實施例1的圖1A所說明的由第一電晶體11及第二電晶體12構成的邏輯電路10的俯視圖。圖6是第一電晶體11及第二電晶體12的剖面圖。此外，圖6所示的第一電晶體11及第二電晶體12的剖面圖對應於圖5所示的邏輯電路10的俯視圖中的線A-B、C-D、E-F。此外，在本實施例中說明尤其是使用矽形成半導體膜時的薄膜電晶體的形成方法的一個例子。
首先，在基板901上形成基底膜902。接著，在基底膜902上形成導電膜，然後藉由光微影製程形成閘極電極層903A、903B。
作為基板901，可以使用玻璃基板、陶瓷基板以外，還可以使用具有耐熱性的塑膠基板等。
基底膜902具有防止雜質元素從基板901擴散的功能，並可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構形成。
形成閘極電極層903A、903B的導電膜可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧、鎳等的金屬材料或以這些金屬材料為主要成分的合金材料並以單層或疊層形成。
接著，在閘極電極層903A、903B上形成閘極絕緣膜904。
可以藉由利用電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層，形成閘極絕緣膜904。
另外，“氧氮化矽”是指在其組成中氧含量多於氮含量的矽，較佳的是，當使用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)及氫前方散射法(HFS：Hydrogen Forward scattering Spectrometry)測量時，作為組成範圍包含：50at.%至70at.%的氧；0.5at.%至15at.%的氮；25at.%至35at.%的矽；以及0.1at.%至10at.%的氫。另外，“氮氧化矽”是指在其組成中氮含量多於氧含量的矽，較佳的是，當使用RBS及HFS測量時，作為組成範圍包含：5at.%至30at.%的氧；20at.%至55at.%的氮；25at.%至35at.%的矽；以及10at.%至30at.%的氫。注意，在將構成氧氮化矽或氮氧化矽的at.的總計設定為100at.%時，氮、氧、矽及氫的含有比率包括在上述範圍內。
接著，藉由光微影製程對閘極絕緣膜904選擇性地進行蝕刻，來形成到達閘極電極層903B的接觸孔。
接著，在閘極絕緣膜904上形成半導體膜。作為可應用於半導體膜的半導體，例如可以使用含有屬於元素週期表中的第14族的元素(矽等)的半導體。例如，矽的半導體膜也可以是單晶半導體膜、多晶半導體膜、微晶半導體膜或非晶半導體膜。此外，在圖6的剖面圖中舉出作為半導體膜使用非晶半導體膜的例子進行說明。
另外，作為可應用於半導體膜的半導體，也可以使用In類氧化物(例如氧化銦等)、Sn類氧化物(例如氧化錫等)或Zn類氧化物(例如氧化鋅等)等的金屬氧化物等的氧化物半導體。
接著，在半導體膜上形成雜質半導體膜。雜質半導體膜使用添加有磷的非晶矽等形成。當形成p通道型電晶體作為電晶體時，雜質半導體膜利用添加有硼的非晶矽等來形成。此外，當半導體膜與電極層906歐姆接觸時，也可以不形成雜質半導體膜。
接著，藉由光微影製程將半導體膜及雜質半導體膜加工為島狀的半導體膜905A、半導體膜905B、雜質半導體膜907。
接著，在閘極絕緣膜904、半導體膜905A、半導體膜905B及雜質半導體膜907上形成導電膜之後，藉由光微影製程形成光阻掩罩，選擇性地進行蝕刻來形成電極層906。可以使用鋁、銅、鈦、釹、鈧、鉬、鉻、鉭或鎢等的單層或疊層形成導電膜。
接著，在閘極絕緣膜904、半導體膜905A、半導體膜905B、電極層906上形成絕緣層908。絕緣層908至少具有1nm以上的厚度，並可以與閘極絕緣膜904同樣地形成。此外，絕緣層908可以使用有機樹脂層形成。作為有機樹脂層，例如可以使用丙烯酸樹脂、環氧樹脂、聚醯亞胺、聚醯胺、聚乙烯苯酚和苯並環丁烯類樹脂。另外，可以使用矽氧烷聚合物。
接著，在絕緣層908上形成導電膜之後，藉由光微影製程形成光阻掩罩，選擇性地進行蝕刻來形成背閘極電極層909。成為背閘極電極層909的導電膜可以與成為電極層906的導電膜同樣地形成。此外，背閘極電極層909可以使用含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅或添加有氧化矽的氧化銦錫等形成。
藉由上述製程可以製造第一電晶體11及第二電晶體12。
本實施例可以與其他實施例所記載的結構適當地組合而實施。實施例3
在本實施例中，以下說明在同一基板上設置具備移位暫存器電路的掃描線驅動電路及/或信號線驅動電路的一部分以及配置在像素部中的電晶體的例子。
圖7A示出主動矩陣型顯示裝置的方塊圖的一個例子。在顯示裝置的基板5300上包括：像素部5301；第一掃描線驅動電路5302；第二掃描線驅動電路5303；以及信號線驅動電路5304。在像素部5301中配置有從信號線驅動電路5304延伸的多個信號線以及從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸的多個掃描線。此外，在掃描線與信號線的交叉區中以矩陣狀設置有分別具有顯示元件的像素。另外，顯示裝置的基板5300藉由FPC(Flexible Printed Circuit：撓性印刷電路)等的連接部連接到時序控制電路5305(也稱為控制器、控制IC)。
在圖7A中，在與像素部5301同一基板5300上形成第一掃描線驅動電路5302、第二掃描線驅動電路5303、信號線驅動電路5304。由此，設置在外部的驅動電路等的構件的數量減少，從而能夠實現成本的降低。另外，當在基板5300的外部設置驅動電路時，需要使佈線延伸，且佈線之間的連接數量增加。當在同一基板5300上設置驅動電路時，可以減少該佈線之間的連接數，從而可以謀求提高可靠性或良率。
另外，作為一個例子，時序控制電路5305向第一掃描線驅動電路5302供應第一掃描線驅動電路用起始信號(GSP1)、掃描線驅動電路用時脈信號(GCLK1)。此外，作為一個例子，時序控制電路5305向第二掃描線驅動電路5303供應第二掃描線驅動電路用起始信號(GSP2)(也稱為起始脈衝)、掃描線驅動電路用時脈信號(GCLK2)。時序控制電路5305向信號線驅動電路5304供應信號線驅動電路用起始信號(SSP)、信號線驅動電路用時脈信號(SCLK)、視訊訊號用資料(DATA)(也簡單地稱為視訊訊號)及鎖存信號(LAT)。另外，各時脈信號可以是錯開其週期的多個時脈信號或者與使時脈信號反轉的信號(CLKB)一起供給的信號。另外，可以省略第一掃描線驅動電路5302和第二掃描線驅動電路5303中的一方。
圖7B示出如下結構，即在與像素部5301同一基板5300上形成驅動頻率低的電路(例如，第一掃描線驅動電路5302、第二掃描線驅動電路5303)，在與像素部5301不同的基板上形成信號線驅動電路5304。藉由採用該結構，可以使用其場效應遷移率比使用單晶半導體的電晶體小的電晶體構成形成在基板5300上的具備移位暫存器電路的驅動電路。從而，能夠實現顯示裝置的大型化、製程數的縮減、成本的降低或良率的提高等。
本實施例所示的顯示裝置是具有具備上述實施例所說明的移位暫存器電路的掃描線驅動電路及/或信號線驅動電路的顯示裝置。因此，本實施例所示的顯示裝置可以在控制電晶體的臨界電壓的同時，根據輸入信號輸出信號，而只使背閘極電極的電位變動且不使閘極電極的電位變動。
本實施例可以與其他實施例所記載的結構適當地組合而實施。實施例4
在本實施例中，對上述實施例所說明的顯示裝置是具備有機EL等的發光元件的顯示裝置時的各像素所具備的發光元件的結構進行說明。
圖8示出連接到電晶體的發光元件的剖面結構的一實施例。發光元件依次層疊有第一電極511、具有發光層的EL層513、第二電極514。第一電極511和第二電極514中的一方用作陽極，並且另一方用作陰極。在發光元件中，從陽極注入的電洞及從陰極注入的電子在包括於EL層中的發光層中重新結合，以得到發光。發光元件的第一電極511連接到形成在基板503上的電晶體501。另外，以覆蓋電晶體501的源極電極或汲極電極以及第一電極511的方式設置分隔壁502。此外，在第一電極511上的分隔壁502的開口部中設置EL層513，並且覆蓋EL層513、分隔壁502地設置第二電極514。
第一電極511或第二電極514使用金屬、合金或導電化合物形成。
例如，第一電極511或第二電極514可以使用功函數大(功函數是4.0eV以上)的金屬、合金、導電化合物等。典型地有具有透光性的導電金屬氧化物層，如氧化銦-氧化錫(Indium Tin Oxide)、包含矽或氧化矽的氧化銦-氧化錫、氧化銦-氧化鋅(Indium Zinc Oxide)、包含氧化鎢及氧化鋅的氧化銦等。
另外，第一電極511或第二電極514可以使用功函數小(典型的功函數是3.8eV以下)的金屬、合金、導電化合物等。典型地有屬於元素週期表中的第1族或第2族的元素，即：鹼金屬諸如鋰或銫等；鹼土金屬諸如鈣或鍶等；鎂；含有它們的合金(諸如鋁、鎂和銀的合金、鋁和鋰的合金)；稀土金屬諸如銪或鐿等；以及含有它們的合金等。
鹼金屬、鹼土金屬及包含它們的合金使用真空蒸鍍法、濺射法等而形成。另外，也可以藉由噴墨法將銀膏等噴射並焙燒而形成。此外，第一電極511及第二電極514不侷限於單層，而也可以以疊層形成第一電極511及第二電極514。
另外，為了將從EL層513發射的光取出到外部，以使來自EL層513的發光透過的方式形成第一電極511和第二電極514中的任一者或兩者。當只有第一電極511具有透光性時，如箭頭方向500所示光經過第一電極511而以對應於從信號線輸入的視訊訊號的亮度從基板503一側被取出。另外，當只有第二電極514具有透光性時，光經過第二電極514而以對應於從信號線輸入的視訊訊號的亮度從密封基板516一側被取出。當第一電極511和第二電極514的兩者都具有透光性時，光經過第一電極511及第二電極514而以對應於從信號線輸入的視訊訊號的亮度從基板503一側和密封基板516一側的兩者被取出。
透光電極例如使用透光導電金屬氧化物形成或者使用銀、鋁等以幾nm至幾十nm的厚度形成。另外，也可以採用厚度薄的銀、鋁等的金屬層以及具有透光性的導電金屬氧化物層的疊層結構。
用作陽極的第一電極511和第二電極514中的一方較佳為使用功函數大(功函數是4.0eV以上)的金屬、合金、導電化合物等。另外，用作陰極的第一電極511和第二電極514中的另一方較佳為使用功函數小(功函數是3.8eV以下)的金屬、合金、導電化合物等。典型地可以使用鹼金屬、鹼土金屬、包含它們的合金或化合物、包含稀土金屬的遷移金屬形成。
EL層513具有發光層。另外，EL層513除了發光層以外還可以具有電洞注入層、電洞傳輸層、電子傳輸層以及電子注入層。電洞傳輸層設置在陽極和發光層之間。另外，電洞注入層設置在陽極和發光層之間或者陽極和電洞傳輸層之間。另一方面，電子傳輸層設置在陰極和發光層之間。電子注入層設置在陰極和發光層之間或者陰極和電子傳輸層之間。另外，不需要設置電洞注入層、電洞傳輸層、電子傳輸層以及電子注入層的所有層，而根據所需的功能等適當地選擇並設置，即可。
發光層包含發光物質。作為發光物質，例如可以使用發射螢光的螢光化合物、發射磷光的磷光化合物。
可以藉由蒸鍍法、塗敷法等來形成發光層、電洞注入層、電洞傳輸層、電子傳輸層以及電子注入層。
另外，也可以藉由濺射法或CVD法在第二電極514及分隔壁502上形成鈍化層515。藉由設置鈍化層515，可以降低因來自外部的水分或氧侵入到發光元件而導致的發光元件的劣化。並且，也可以在鈍化層515和密封基板516之間的空間中封入氮，並配置乾燥劑。或者，也可以在鈍化層515和密封基板516之間填充具有透光性且吸水性高的有機樹脂。
當發光元件顯示白色發光時，藉由在基板503或密封基板516上設置濾色片或顏色轉換層等，可以進行全彩色顯示。
本實施例所示的具備有機EL等的發光元件的顯示裝置是具有具備上述實施例所說明的移位暫存器電路的掃描線驅動電路及/或信號線驅動電路的顯示裝置。因此，本實施例所示的具備有機EL等的發光元件的顯示裝置可以在控制電晶體的臨界電壓的同時，根據輸入信號輸出信號，而只使背閘極電極的電位變動且不使閘極電極的電位變動。
本實施例可以與其他實施例所記載的結構適當地組合而實施。實施例5
在本實施例中，說明在其顯示部具備上述實施例所示的顯示裝置的電子裝置的例子。
上述實施例的各圖式所述的內容(或其一部分)可以應用於各種電子裝置。明確而言，可以應用於電子裝置的顯示部。作為上述電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、音頻再生裝置、彈子機等大型遊戲機等。
圖9A示出電子書閱讀器的一個例子。圖9A所示的電子書閱讀器由外殼1700及外殼1701的兩個外殼構成。外殼1700及外殼1701由鉸鏈1704形成為一體，可以進行開閉動作。藉由採用該結構，可以進行像紙質書那樣的工作。
外殼1700組裝有顯示部1702，外殼1701組裝有顯示部1703。顯示部1702及顯示部1703的結構既可以是顯示連屏畫面的結構，又可以是顯示不同畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖9A中的顯示部1702)中顯示文章，而在左邊的顯示部(圖9A中的顯示部1703)中顯示影像。
另外，在圖9A中示出外殼1700具備操作部等的例子。例如，在外殼1700中，具備電源輸入端子1705、操作鍵1706、揚聲器1707等。利用操作鍵1706可以翻頁。另外，也可以採用在與外殼的顯示部同一面上具備鍵盤、指向裝置等的結構。此外，也可以採用在外殼的背面或側面具備外部連接用端子(耳機端子、USB端子及可以與USB電纜等各種電纜連線的端子等)、儲存介質插入部等的結構。再者，圖9A所示的電子書閱讀器也可以具有電子詞典的功能。
圖9B示出使用本說明書所公開的EL顯示裝置的數位相框的一個例子。例如，在圖9B所示的數位相框中，外殼1711組裝有顯示部1712。顯示部1712可以顯示各種影像，例如藉由顯示使用數位相機等拍攝的影像，能夠發揮與一般的相框同樣的功能。
此外，圖9B所示的數位相框採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等各種電纜連線的端子等)、儲存介質插入部等的結構。這些結構也可以組裝到與顯示部同一個面，但是藉由將它們設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的儲存介質插入部插入儲存有由數位相機拍攝的影像的記憶體並提取影像，然後可以將所提取的影像顯示於顯示部1712。
圖9C示出使用EL顯示裝置的電視機的一個例子。在圖9C所示的電視機中，外殼1721組裝有顯示部1722。利用顯示部1722可以顯示影像。此外，在此示出利用支架1723支撐外殼1721的結構。顯示部1722可以應用上述實施例所示的EL顯示裝置。
圖9C所示的電視機的操作能夠藉由使用外殼1721所具備的操作開關或另外形成的遙控器進行。藉由使用遙控器所具備的操作鍵，能夠進行對頻道、音量的操作，並能夠對在顯示部1722上顯示的影像進行操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
圖9D示出使用本說明書所公開的EL顯示裝置的行動電話機的一個例子。圖9D所示的行動電話機除了組裝在外殼1731中的顯示部1732之外，還具備操作按鈕1733、操作按鈕1737、外部連接埠1734、揚聲器1735及麥克風1736等。
圖9D所示的行動電話機的顯示部1732是觸控面版，能夠藉由手指等觸摸顯示部1732來操作顯示部1732的顯示內容。另外，能夠用手指等觸摸顯示部1732來打電話或製作電子郵件等。
本實施例所示的電子裝置是使用上述實施例所說明的具備移位暫存器電路的顯示裝置的電子裝置。因此，本實施例所示的電子裝置可以在控制電晶體的臨界電壓的同時，根據輸入信號IN輸出信號，而只使背閘極電極的電位變動且不使閘極電極的電位變動。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
10‧‧‧邏輯電路
11‧‧‧第一電晶體
12‧‧‧第二電晶體
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
16‧‧‧佈線
17‧‧‧佈線
21‧‧‧曲線
22‧‧‧曲線
31‧‧‧基板
32‧‧‧閘極電極
33‧‧‧閘極絕緣膜
34‧‧‧半導體膜
35A‧‧‧源極電極
35B‧‧‧汲極電極
36‧‧‧層間絕緣膜
37‧‧‧閘極電極
100‧‧‧移位暫存器電路
101‧‧‧佈線
102‧‧‧佈線
103‧‧‧脈衝輸出電路
104‧‧‧佈線
111‧‧‧第一邏輯電路
112‧‧‧第二邏輯電路
113‧‧‧第三邏輯電路
114‧‧‧第四邏輯電路
115‧‧‧第一開關
116‧‧‧第二開關
117‧‧‧第三開關
121‧‧‧第一電晶體
122‧‧‧第二電晶體
123‧‧‧第三電晶體
124‧‧‧第四電晶體
125‧‧‧第五電晶體
126‧‧‧第六電晶體
127‧‧‧第七電晶體
128‧‧‧第八電晶體
500‧‧‧箭頭方向
501‧‧‧電晶體
502‧‧‧分隔壁
503‧‧‧基板
511‧‧‧電極
513‧‧‧EL層
514‧‧‧電極
515‧‧‧鈍化層
516‧‧‧密封基板
901‧‧‧基板
902‧‧‧基底膜
903A‧‧‧閘極電極層
903B‧‧‧閘極電極層
904‧‧‧閘極絕緣膜
905A‧‧‧半導體膜
905B‧‧‧半導體膜
906‧‧‧電極層
907‧‧‧雜質半導體膜
908‧‧‧絕緣層
909‧‧‧背閘極電極層
1700‧‧‧外殼
1701‧‧‧外殼
1702‧‧‧顯示部
1703‧‧‧顯示部
1704‧‧‧鉸鏈
1705‧‧‧電源輸入端子
1706‧‧‧操作鍵
1707‧‧‧揚聲器
1711‧‧‧外殼
1712‧‧‧顯示部
1721‧‧‧外殼
1722‧‧‧顯示部
1723‧‧‧支架
1731‧‧‧外殼
1732‧‧‧顯示部
1733‧‧‧操作按鈕
1734‧‧‧外部連接埠
1735‧‧‧揚聲器
1736‧‧‧麥克風
1737‧‧‧操作按鈕
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧第一掃描線驅動電路
5303‧‧‧第二掃描線驅動電路
5304‧‧‧信號線驅動電路
5305‧‧‧時序控制電路
CLK‧‧‧時脈信號
CLKB‧‧‧反轉時脈信號
IN‧‧‧輸入信號
VDD‧‧‧高電源電位
VSS‧‧‧低電源電位
在圖式中：圖1A至圖1C是說明實施例1的結構的圖；圖2A至圖2D是說明實施例1的結構的圖；圖3A和圖3B是說明實施例1的結構的圖；圖4A和圖4B是說明實施例1的結構的圖；圖5是示出實施例1所說明的電路的俯視圖的一個例子的圖；圖6是示出實施例1所說明的電路的剖面圖的一個例子的圖；圖7A和圖7B是具備顯示部及驅動電路部的顯示裝置的方塊圖；圖8是示出像素部的剖面圖的一個例子的圖；圖9A至圖9D是示出電子裝置的一個例子的圖。
10‧‧‧邏輯電路
11‧‧‧第一電晶體
12‧‧‧第二電晶體
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
16‧‧‧佈線
17‧‧‧佈線
CLK‧‧‧時脈信號
IN‧‧‧輸入信號
OUT‧‧‧輸出信號
VDD‧‧‧高電源電位
VSS‧‧‧低電源電位

权利要求:
Claims (21)
[1] 一種邏輯電路，包括：具有導電性的第一電晶體，該第一電晶體包括：第一閘極電極；電連接於該第一閘極電極的源極電極或汲極電極；以及電連接於第一佈線的第二閘極電極；以及具有該導電性的第二電晶體，該第二電晶體包括電連接於第二佈線的第三閘極電極，其中，輸入信號被供應到該第一佈線，以及其中，時脈信號被供應到該第二佈線。
[2] 根據申請專利範圍第1項之邏輯電路，其中該第一電晶體及該第二電晶體是n通道電晶體。
[3] 根據申請專利範圍第1項之邏輯電路，其中該第一閘極電極及該第三閘極電極由同一層形成。
[4] 一種包括根據申請專利範圍第1項之邏輯電路的移位暫存器電路。
[5] 一種包括根據申請專利範圍第4項之移位暫存器電路的顯示裝置。
[6] 一種包括根據申請專利範圍第5項之顯示裝置的電子裝置。
[7] 一種邏輯電路，包括：具有導電性的第一電晶體，該第一電晶體包括：第一閘極電極；電連接於該第一閘極電極的源極電極或汲極電極；該第一閘極電極上的第一半導體膜；以及該第一半導體膜上的第二閘極電極，該第二閘極電極電連接於第一佈線；以及具有該導電性的第二電晶體，該第二電晶體包括；電連接於第二佈線的第三閘極電極；以及該第三閘極電極上的第二半導體膜，其中，輸入信號被供應到該第一佈線，以及其中，時脈信號被供應到該第二佈線。
[8] 根據申請專利範圍第7項之邏輯電路，其中該第一電晶體及該第二電晶體是n通道電晶體。
[9] 根據申請專利範圍第7項之邏輯電路，其中該第一半導體膜及該第二半導體膜由同一層形成。
[10] 根據申請專利範圍第7項之邏輯電路，其中該第一半導體膜及該第二半導體膜是氧化物半導體膜。
[11] 一種包括根據申請專利範圍第7項之邏輯電路的移位暫存器電路。
[12] 一種包括根據申請專利範圍第11項之移位暫存器電路的顯示裝置。
[13] 一種包括根據申請專利範圍第12項之顯示裝置的電子裝置。
[14] 一種邏輯電路，包括：具有導電性的第一電晶體，該第一電晶體包括：第一閘極電極；該第一閘極電極上的閘極絕緣膜；該閘極絕緣膜上的第一半導體膜；該第一半導體膜上的源極電極及汲極電極；該源極電極及該汲極電極上的層間絕緣膜；以及該層間絕緣膜上的第二閘極電極，該第二閘極電極電連接於第一佈線；以及具有該導電性的第二電晶體，該第二電晶體包括：電連接於第二佈線的第三閘極電極；該第三閘極電極上的該閘極絕緣膜；以及該閘極絕緣膜上的第二半導體膜，其中，該第一閘極電極電連接於該源極電極或該汲極電極，其中，輸入信號被供應到該第一佈線，以及其中，時脈信號被供應到該第二佈線。
[15] 根據申請專利範圍第14項之邏輯電路，其中該第一電晶體及該第二電晶體是n通道電晶體。
[16] 根據申請專利範圍第14項之邏輯電路，其中該閘極絕緣膜的厚度小於該層間絕緣膜的厚度。
[17] 根據申請專利範圍第14項之邏輯電路，其中該第一半導體膜及該第二半導體膜由同一層形成。
[18] 根據申請專利範圍第14項之邏輯電路，其中該第一半導體膜及該第二半導體膜是氧化物半導體膜。
[19] 一種包括根據申請專利範圍第14項之邏輯電路的移位暫存器電路。
[20] 一種包括根據申請專利範圍第19項之移位暫存器電路的顯示裝置。
[21] 一種包括根據申請專利範圍第20項之顯示裝置的電子裝置。

类似技术:

公开号 | 公开日 | 专利标题

TWI570681B|2017-02-11|移位暫存器電路

JP6528000B2|2019-06-12|半導体装置

JP6982705B2|2021-12-17|表示装置

JP6852043B2|2021-03-31|発光装置

JP2019110332A|2019-07-04|表示装置

JP2019045870A|2019-03-22|半導体装置及び表示装置

TW483178B|2002-04-11|EL display device and electronic apparatus

KR101882350B1|2018-07-27|표시 장치

KR101531542B1|2015-06-25|표시장치 및 전자 기기

TW201133640A|2011-10-01|Semiconductor device and method for manufacturing the same

TW201125116A|2011-07-16|Light-emitting device and method for manufacturing the same

TW201125045A|2011-07-16|Manufacturing method of semiconductor device

KR20030039309A|2003-05-17|반도체 소자, 전기 회로, 표시 장치, 발광 장치 및 전자기기

TW201115223A|2011-05-01|Display device and electronic device

TW201230339A|2012-07-16|Semiconductor device and manufacturing method thereof

JP2017003982A|2017-01-05|半導体装置、表示モジュール、及び電子機器

TWI526981B|2016-03-21|影像處理電路、顯示裝置及電子裝置

KR20190126873A|2019-11-12|반도체 장치, 표시 장치, 및 전자 기기

JP2022033795A|2022-03-02|表示装置

同族专利:

公开号 | 公开日

KR20130034608A|2013-04-05|

US20130077735A1|2013-03-28|

JP2013084333A|2013-05-09|

US20140266304A1|2014-09-18|

TWI570681B|2017-02-11|

US8744038B2|2014-06-03|

US9548133B2|2017-01-17|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US4615102A|1984-05-01|1986-10-07|Fujitsu Limited|Method of producing enhancement mode and depletion mode FETs|

KR880700547A|1985-03-26|1988-03-15|마이클 와이.엡스 타인|상보fet지연/논리 셀|

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

DE69107101T2|1990-02-06|1995-05-24|Semiconductor Energy Lab|Verfahren zum Herstellen eines Oxydfilms.|

JP2585118B2|1990-02-06|1997-02-26|株式会社半導体エネルギー研究所|薄膜トランジスタの作製方法|

JP2572003B2|1992-03-30|1997-01-16|三星電子株式会社|三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法|

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

GB9520888D0|1995-10-12|1995-12-13|Philips Electronics Nv|Electronic devices comprising thin-film circuitry|

US5847410A|1995-11-24|1998-12-08|Semiconductor Energy Laboratory Co.|Semiconductor electro-optical device|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

WO1999057729A1|1998-05-06|1999-11-11|Fed Corporation|Method and apparatus for sequential memory addressing|

JP2006203241A|1998-06-12|2006-08-03|Semiconductor Energy Lab Co Ltd|半導体装置|

JP2001051292A|1998-06-12|2001-02-23|Semiconductor Energy Lab Co Ltd|半導体装置および半導体表示装置|

JP2006237624A|1998-06-12|2006-09-07|Semiconductor Energy Lab Co Ltd|半導体装置及びインバータ回路|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

US6316960B2|1999-04-06|2001-11-13|Intel Corporation|Domino logic circuit and method|

JP2001053283A|1999-08-12|2001-02-23|Semiconductor Energy Lab Co Ltd|半導体装置及びその作製方法|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

JP2001284592A|2000-03-29|2001-10-12|Sony Corp|薄膜半導体装置及びその駆動方法|

US7633471B2|2000-05-12|2009-12-15|Semiconductor Energy Laboratory Co., Ltd.|Light-emitting device and electric appliance|

US6828587B2|2000-06-19|2004-12-07|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

US6549071B1|2000-09-12|2003-04-15|Silicon Laboratories, Inc.|Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP4069648B2|2002-03-15|2008-04-02|カシオ計算機株式会社|半導体装置および表示駆動装置|

JP2003280034A|2002-03-20|2003-10-02|Sharp Corp|Ｔｆｔ基板およびそれを用いる液晶表示装置|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

JP2003309266A|2002-04-17|2003-10-31|Konica Minolta Holdings Inc|有機薄膜トランジスタ素子の製造方法|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

JP2004104565A|2002-09-11|2004-04-02|Seiko Epson Corp|半導体装置|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

KR100870522B1|2002-09-17|2008-11-26|엘지디스플레이 주식회사|액정표시소자 및 그 제조방법|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

US6788567B2|2002-12-02|2004-09-07|Rohm Co., Ltd.|Data holding device and data holding method|

JP4339103B2|2002-12-25|2009-10-07|株式会社半導体エネルギー研究所|半導体装置及び表示装置|

JP4314843B2|2003-03-05|2009-08-19|カシオ計算機株式会社|画像読取装置及び個人認証システム|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

US7180135B1|2003-10-06|2007-02-20|George Mason Intellectual Properties, Inc.|Double gate SOI ratioed logic with intrinsically on symmetric DG-MOSFET load|

KR101019045B1|2003-11-25|2011-03-04|엘지디스플레이 주식회사|액정표시장치용 어레이기판과 그 제조방법|

JP4296492B2|2003-12-01|2009-07-15|ソニー株式会社|ラッチ回路、シフトレジスタ回路、表示装置の駆動回路、表示装置|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

JP4895538B2|2004-06-30|2012-03-14|三星電子株式会社|シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法|

JP4286738B2|2004-07-14|2009-07-01|株式会社半導体エネルギー研究所|絶縁ゲイト型電界効果半導体装置の作製方法|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

US8003449B2|2004-11-26|2011-08-23|Semiconductor Energy Laboratory Co., Ltd.|Method of manufacturing a semiconductor device having a reverse staggered thin film transistor|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

US7298176B2|2005-08-16|2007-11-20|International Business Machines Corporation|Dual-gate dynamic logic circuit with pre-charge keeper|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|

JP5078246B2|2005-09-29|2012-11-21|株式会社半導体エネルギー研究所|半導体装置、及び半導体装置の作製方法|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

JP5250929B2|2005-11-30|2013-07-31|凸版印刷株式会社|トランジスタおよびその製造方法|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

JP5110803B2|2006-03-17|2012-12-26|キヤノン株式会社|酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

KR101217555B1|2006-06-28|2013-01-02|삼성전자주식회사|접합 전계 효과 박막 트랜지스터|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

KR100790761B1|2006-09-29|2008-01-03|한국전자통신연구원|인버터|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR101410926B1|2007-02-16|2014-06-24|삼성전자주식회사|박막 트랜지스터 및 그 제조방법|

JP5121254B2|2007-02-28|2013-01-16|キヤノン株式会社|薄膜トランジスタおよび表示装置|

KR100858088B1|2007-02-28|2008-09-10|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

JP5294651B2|2007-05-18|2013-09-18|キヤノン株式会社|インバータの作製方法及びインバータ|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

KR101490476B1|2007-11-19|2015-02-05|삼성디스플레이 주식회사|게이트 구동회로 및 이를 포함하는 디스플레이장치|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

TW202119642A|2008-07-31|2021-05-16|日商半導體能源研究所股份有限公司|半導體裝置及半導體裝置的製造方法|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

KR101623958B1|2008-10-01|2016-05-25|삼성전자주식회사|인버터 및 그의 동작방법과 인버터를 포함하는 논리회로|

WO2010038820A1|2008-10-03|2010-04-08|Semiconductor Energy Laboratory Co., Ltd.|Display device|

EP2172977A1|2008-10-03|2010-04-07|Semiconductor Energy Laboratory Co., Ltd.|Display device|

CN101714546B|2008-10-03|2014-05-14|株式会社半导体能源研究所|显示装置及其制造方法|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

KR102095625B1|2008-10-24|2020-03-31|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제조 방법|

US8106400B2|2008-10-24|2012-01-31|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

KR101631454B1|2008-10-31|2016-06-17|가부시키가이샤 한도오따이 에네루기 켄큐쇼|논리회로|

KR101432764B1|2008-11-13|2014-08-21|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체장치의 제조방법|

KR101914404B1|2008-11-21|2018-11-01|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR20100081481A|2009-01-06|2010-07-15|삼성모바일디스플레이주식회사|쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치|

WO2011034012A1|2009-09-16|2011-03-24|Semiconductor Energy Laboratory Co., Ltd.|Logic circuit, light emitting device, semiconductor device, and electronic device|

WO2011033911A1|2009-09-16|2011-03-24|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

WO2011036993A1|2009-09-24|2011-03-31|Semiconductor Energy Laboratory Co., Ltd.|Driver circuit, display device including the driver circuit, and electronic appliance including the display device|

KR101712340B1|2009-10-30|2017-03-06|가부시키가이샤 한도오따이 에네루기 켄큐쇼|구동 회로, 구동 회로를 포함하는 표시 장치, 및 표시 장치를 포함하는 전자 기기|

CN102598285B|2009-11-20|2016-08-03|株式会社半导体能源研究所|用于制造半导体器件的方法|US8995607B2|2012-05-31|2015-03-31|Semiconductor Energy Laboratory Co., Ltd.|Pulse signal output circuit and shift register|

JP2014045175A|2012-08-02|2014-03-13|Semiconductor Energy Lab Co Ltd|半導体装置|

US9905311B2|2013-03-12|2018-02-27|Sharp Kabushiki Kaisha|Shift register circuit, drive circuit, and display device|

JP6406926B2|2013-09-04|2018-10-17|株式会社半導体エネルギー研究所|半導体装置|

US9583063B2|2013-09-12|2017-02-28|Semiconductor Energy Laboratory Co., Ltd.|Display device|

JP6392603B2|2013-09-27|2018-09-19|株式会社半導体エネルギー研究所|半導体装置|

CN104361860B|2014-11-19|2017-02-22|京东方科技集团股份有限公司|一种移位寄存器、栅极驱动电路以及显示装置|

KR102244015B1|2015-01-29|2021-04-27|삼성디스플레이 주식회사|게이트 구동회로를 포함하는 표시 장치|

CN105047127B|2015-09-21|2017-12-22|京东方科技集团股份有限公司|移位寄存器单元及驱动方法、行扫描驱动电路、显示装置|

JP6864456B2|2015-10-15|2021-04-28|株式会社半導体エネルギー研究所|半導体装置|

US10297331B2|2015-10-30|2019-05-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and electronic device|

CN109478415A|2016-07-20|2019-03-15|三菱电机株式会社|移位寄存器电路及显示面板|

法律状态:
2021-11-11| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

JP2011212048||2011-09-28||

[返回顶部]